Cesar Albenes Zeferino
Cesar Albenes Zeferino
Professor of Computer Science, University of Vale do Itajaí
Email confirmado em univali.br
TítuloCitado porAno
SoCIN: a parametric and scalable network-on-chip
CA Zeferino, AA Susin
16th Symposium on Integrated Circuits and Systems Design, 2003. SBCCI 2003 …, 2003
3262003
SPIN: a scalable, packet switched, on-chip micro-network
A Adriahantenaina, H Charlery, A Greiner, L Mortiez, CA Zeferino
2003 Design, Automation and Test in Europe Conference and Exhibition, 70-73 …, 2003
2982003
RASoC: A router soft-core for networks-on-chip
CA Zeferino, ME Kreutz, AA Susin
Proceedings of the conference on Design, automation and test in Europe …, 2004
1462004
A study on communication issues for systems-on-chip
CA Zeferino, ME Kreutz, L Carro, AA Susin
Proceedings. 15th Symposium on Integrated Circuits and Systems Design, 121-126, 2002
1292002
The impact of NoC reuse on the testing of core-based systems
É Cota, M Kreutz, CA Zeferino, L Carro, M Lubaszewski, A Susin
Proceedings. 21st VLSI Test Symposium, 2003., 128-133, 2003
1112003
Paris: a parameterizable interconnect switch for networks-on-chip
CA Zeferino, FGME Santo, AA Susin
Proceedings of the 17th symposium on Integrated circuits and system design …, 2004
532004
Redes-em-Chip: arquiteturas e modelos para avaliação de área e desempenho
CA Zeferino
452003
Communication architectures for system-on-chip
ME Kreutz, L Carro, CA Zeferino, AA Susin
Symposium on Integrated Circuits and Systems Design, 14-19, 2001
302001
Security mechanisms to improve the availability of a Network-on-Chip
S Baron, MS Wangham, CA Zeferino
2013 IEEE 20th International Conference on Electronics, Circuits, and …, 2013
202013
Bipide–ambiente de desenvolvimento integrado para a arquitetura dos processadores BIP
PV Vieira, ALA Raabe, CA Zeferino
Brazilian Journal of Computers in Education 18 (01), 32, 2010
182010
Processadores para ensino de conceitos básicos de arquitetura de computadores
D Morandi, ALA Raabe, CA Zeferino
Workshop sobre Educação em Arquitetura de Computadores-WEAC 2006, 17-24, 2006
182006
Adding mechanisms for QoS to a network-on-chip
MD Berejuck, CA Zeferino
Proceedings of the 22nd Annual Symposium on Integrated Circuits and System …, 2009
122009
Um processador básico para o ensino de conceitos de arquitetura e organização de computadores
D Morandi, MC Pereira, ALA Raabe, CA Zeferino
HÍFEN 30 (58), 2006
122006
Um enfoque interdisciplinar no ensino de arquitetura de computadores
CA Zeferino, ALA Raabe, PV Vieira, MC Pereira
C. Martins, P. Navaux, R. Azevedo, S. Kofuji. Arquitetura de Computadores …, 2012
112012
BrownPepper: A SystemC-based simulator for performance evaluation of Networks-on-Chip
JV Bruch, MR Pizzoni, CA Zeferino
2009 17th IFIP International Conference on Very Large Scale Integration …, 2009
112009
A basic processor for teaching digital circuits and systems design with FPGA
MC Pereira, PV Viera, ALA Raabe, CA Zeferino
2012 VIII Southern Conference on Programmable Logic, 1-6, 2012
102012
Implementation of techniques for fault tolerance in a network-on-chip
F Veiga, CA Zeferino
2010 11th Symposium on Computing Systems, 80-87, 2010
82010
Bipide: Ambiente de desenvolvimento integrado para utilização dos processadores bip no ensino de programação
PV Vieira, ALA Raabe, CA Zeferino
XX SBIE, 2009
82009
Introdução às redes-em-chip
CA Zeferino
V Escola de Microeletrônica Sul (livro texto). Porto Alegre: SBC, 93-104, 2003
82003
Introdução à programação e à implementação de processadores por estudantes do ensino médio
F Viel, A Raabe, C Zeferino
Anais do Workshop de Informática na Escola 20 (1), 248, 2014
62014
O sistema não pode efectuar a operação agora. Tente novamente mais tarde.
Artigos 1–20